这种并/串转换方法由于不涉及信号的编解码,结构简单,效率较高,但是需要收发端进行精确的时钟同步以控制信号的复用和解复用操作,因此需要专门的时钟传输通道,而且串行信号上一旦出现比较大的抖动就会造成串/并转换的错误。
因此,这种简单的并/串转换方式一般用于比较关注传输效率的芯片间的短距离互连或者一些光端机信号的传输中。另外,由于信号没有经过任何编码,信号中可能会出现比较长的连续的0或者连续的1,因此信号必须采用直流耦合方式,收发端一旦存在比较大的共模或地噪声,会严重影响信号质量,因此这种并/串转换方式用于电信号传输时或者传输速率不太高(通常<1Gbps),或者传输距离不太远(通常<50cm)的场合。 数字信号处理技术经过几十年的发展已经相当成熟,目前在很多领域都有着宽敞的应用。湖北数字信号测试价格多少
对于并行总线来说,更致命的是这种总线上通常挂有多个设备,且读写共用,各种信号分叉造成的反射问题使得信号质量进一步恶化。
为了解决并行总线占用尺寸过大且对布线等长要求过于苛刻的问题,随着芯片技术的发展和速度的提升,越来越多的数字接口开始采用串行总线。所谓串行总线,就是并行的数据在总线上不再是并行地传输,而是时分复用在一根或几根线上传输。比如在并行总线上 传输1Byte的数据宽度需要8根线,而如果把这8根线上的信号时分复用在一根线上就可 以减少需要的走线数量,同时也不需要再考虑8根线之间的等长关系。 湖北数字信号测试价格多少模拟信号和数字信号的差异;
对于典型的3.3V的低电压TTL(LVTTL)信号来说,判决阈值的下限是0.8V,判决阈 值的上限是2.0V。正是由于判决阈值的存在,使得数字信号相对于模拟信号来说有更高的 可靠性和抗噪声的能力。比如对于3.3V的LVTTL信号来说,当信号输出电压为0V时, 只要噪声或者干扰的幅度不超过0.8V,就不会把逻辑状态由0误判为1;同样,当信号输出 电压为3.3V时,只要噪声或者干扰的幅度不会使信号电压低于2.0V,就不会把逻辑状态 由1误判为0。
从上面的例子可以看到,数字信号抗噪声和干扰的能力是比较强的。但也需要注意,这 个“强”是相对的,如果噪声或干扰的影响使得信号的电压超出了其正常逻辑的判决区间,数字信号也仍然有可能产生错误的数据传输。在许多场合,我们对数字信号质量进行分析和 测试的基本目的就是要保证其信号电平在进行采样时满足基本的逻辑判决条件。
什么是数字信号(DigitalSignal)
典型的数字设备是由很多电路组成来实现一定的功能的,系统中的各个部分主要通过数字信号的传输来进行信息和数据的交互。
数字信号通过其0、1的逻辑状态的变化来一定的含义,典型的数字信号用两个不同的信号电平来分别逻辑0和逻辑1的状态(有些更复杂的数字电路会采用多个信号电平实现更多信息的传输)。真实的世界中并不存在理想的逻辑0、1状态,所以真实情况下只是用一定的信号电平的电压范围来相应的逻辑状态。比如图1.1中,当信号的电压低于判决阈值(中间的虚线部分)的下限时逻辑0状态,当信号的电压高于判决阈值的上限时逻辑1状态。 数字信号的建立/保持时间(Setup/Hold Time);
为了提高串行数据传输的可靠性,现在很多更高速率的数字接口采用对数据进行编码后再做并/串转换的方式。编码的方式有很多,如8b/9b编码、8b/10b编码、64b/66b编码、128b/130b编码等,下面以当下流行的ANSI8b/10b编码为例进行介绍。
在ANSI8b/10b编码方式中,8bit的数据先通过相应的编码规则转换成10bit的数据,再进行并/串转换;接收端收到信号后先把串行数据进行串/并转换得到10bit的数据,再通过10bit到8bit的解码得到原始传输的8bit数据。因此,如果发送端并行侧的数据速率是8bit×100Mbps,通过8b/10b编码和并/串转换后的串行侧的数据速率就是1bit×1Gbps。8b/10b编码方法早由IBM发明,后来成为ANSI标准的一部分(ANSIX3.230-1994,clause11),并在通信和计算机总线上广泛应用。表1.1是ANSI8b/10b编码表的一部分,以数据0x00为例, 数字 信号处理系统的基本组成;湖北数字信号测试价格多少
数字信号处理系统经历了单片DSP处理器、多片DSP处理器并行工作的架构模式。湖北数字信号测试价格多少
要把并行的信号通过串行总线传输,一般需要对数据进行并/串转换。为了进一步减少传输线的数量和提高传输距离,很多高速数据总线采用嵌入式时钟和8b/10b的数据编码方式。8b/10b编码由于直流平衡、支持AC耦合、可嵌入时钟信息、抗共模干扰能力强、编解码结构相对简单等优点,在很多高速的数字总线如FiberChannel、PCIe、SATA、USB3.0、DisplayPort、XAUI、RapidIO等接口上得到广泛应用。图1.20是一路串行的2.5Gbps的8b/10b编码后的数据流以及相应的解码结果,从中可以明显看到解出的K28.5等控制码以及相应的数据信息。湖北数字信号测试价格多少
这种并/串转换方法由于不涉及信号的编解码,结构简单,效率较高,但是需要收发端进行精确的时钟同步以控制信号的复用和解复用操作,因此需要专门的时钟传输通道,而且串行信号上一旦出现比较大的抖动就会造成串/并转换的错误。 因此,这种简单的并/串转换方式一般用于比较关注传输效率的芯片间的短距离互连或者一些光端机信号的传输中。另外,由于信号没有经过任何编码,信号中可能会出现比较长的连续的0或者连续的1,因此信号必须采用直流耦合方式,收发端一旦存在比较大的共模或地噪声,会严重影响信号质量,因此这种并/串转换方式用于电信号传输时或者传输速率不太高(通常<1Gbps),或者传输距离不太远(通常<50c...