要把并行的信号通过串行总线传输,一般需要对数据进行并/串转换。为了进一步减少传输线的数量和提高传输距离,很多高速数据总线采用嵌入式时钟和8b/10b的数据编码方式。8b/10b编码由于直流平衡、支持AC耦合、可嵌入时钟信息、抗共模干扰能力强、编解码结构相对简单等优点,在很多高速的数字总线如FiberChannel、PCIe、SATA、USB3.0、DisplayPort、XAUI、RapidIO等接口上得到广泛应用。图1.20是一路串行的2.5Gbps的8b/10b编码后的数据流以及相应的解码结果,从中可以明显看到解出的K28.5等控制码以及相应的数据信息。高速数字接口原理与测试;山东设备数字信号测试
高速数字接口与光电测试
看起来我们好像找到了解决问题的方法,但是,在真实情况下,理想窄的脉冲或者无限 陡的阶跃信号是不存在的,不仅难以产生而且精度不好控制,所以在实际测试中更多使用正 弦波进行测试得到频域响应,并通过相应的物理层测试系统软件进行频域到时域的转换以 得到时域响应。相比其他信号,正弦波更容易产生,同时其频率和幅度精度更容易控制。矢 量网络分析仪(Vector Network Analyzer,VNA)可以在高达几十GHz 的频率范围内通过 正弦波扫频的方式精确测量传输通道对不同频率的反射和传输特性,动态范围可以达到 100dB以上,所以在现代高速数字信号质量的分析中,会借助高性能的矢量网络分析仪对高 速传输通道的特性进行测量。矢量网络分析仪测到的一段差分传输线的通道损 耗及根据这个测量结果分析出的信号眼图。
山东设备数字信号测试数字信号的建立/保持时间(Setup/Hold Time);
数字信号的时钟分配(ClockDistribution)
前面讲过,对于数字电路来说,目前绝大部分的场合都是采用同步逻辑电路,而同步逻辑电路中必不可少的就是时钟。数字信号的可靠传输依赖于准确的时钟采样,一般情况下发送端和接收端都需要使用相同频率的工作时钟才可以保证数据不会丢失(有些特殊的应用中收发端可以采用大致相同频率工作时钟,但需要在数据格式或协议层面做些特殊处理)。为了把发送端的时钟信息传递到接收端以进行正确的信号采样,数字总线采用的时钟分配方式大体上可以分为3类,即并行时钟、嵌入式时钟、前向时钟,各有各的应用领域。
这种方法由于不需要单独的时钟走线,各对差分线可以采用各自的CDR电路,所以对各对线的等长要求不太严格(即使要求严格也很容易实现,因为走线数量减少,而且信号都是点对点传输)。为了把时钟信息嵌在数据流里,需要对数据进行编码,比较常用的编码方式有ANSI的8b/10b编码、64b/66b编码、曼彻斯特编码、特殊的数据编码以及对数据进行加扰等。
嵌入式时钟结构的关键在于CDR电路,CDR的工作原理如图1.17所示。CDR通常用一个PLL电路实现,可以从数据中提取时钟。PLL电路通过鉴相器(PhaseDetector)比较输入信号和本地VCO(压控振荡器)间的相差,并把相差信息通过环路滤波器(Filter)滤波后转换成低频的对VCO的控制电压信号,通过不断的比较和调整终实现本地VCO对输入信号的时钟锁定。 波形参数测试室数字信号测试常用的测量方法,随着数字信号速率的提高,波形参数的测量方法越来越不适用了。
建立时间和保持时间加起来的时间称为建立/保持时间窗口,是接收端对于信号保持在 同一个逻辑状态的**小的时间要求。数字信号的比特宽度如果窄于这个时间窗口就肯定无 法同时满足建立时间和保持时间的要求,所以接收端对于建立/保持时间窗口大小的要求实 际上决定了这个电路能够工作的比较高的数据速率。通常工 作速率高一些的芯片,很短的建 立时间、保持时间就可以保证电路可靠工作,而工作速率低一 些的芯片则会要求比较长的建 立时间和保持时间。
另外要注意的是, 一个数字电路能够可靠工作的比较高数据速率不仅取决于接收端对于 建立/保持时间的要求,输出端的上升时间过缓、输出幅度偏小、信号和时钟中有抖动、信号 有畸变等很多因素都会消耗信号建立/保持时间的裕量。因此一个数字电路能够达到的比较高数据传输速率与发送芯片、接收芯片以及传输路径都有关系。
建立时间和保持时间是数字电路非常重要的概念,是接收端可靠信号接收的**基本要 求,也是数字电路可靠工作的基础。可以说,大部分数字信号的测量项目如数据速率、信号 幅度、眼图、抖动等的测量都是为了间接保证信号满足接收端对建立时间和保持时间的要 求,在以后章节的论述中我们可以慢慢体会。 模拟信号和数字信号的相互转换;山东设备数字信号测试
数字信号是离散的。它的幅度被限制在一个确定的值。山东设备数字信号测试
数字信号的预加重(Pre-emphasis)
如前所述,很多常用的电路板材料或者电缆在高频时都会呈现出高损耗的特性。目前的高速串行总线速度不断提升,使得流行的电路板材料达到极限从而对信号有较大的损耗,这可能导致接收端的信号极其恶劣以至于无法正确还原和解码信号,从而出现传输误码。如果我们观察高速的数字信号经过长的传输通道传输后到达接收端的眼图,它可能是闭合的或者接近闭合的。因此工程师可以有两种选择:一种是在设计中使用较为昂贵的电路板材料;另一种是仍然沿用现有材料,但采用某种技术来补偿传输通道的损耗影响。考虑到在高速率的情况下低损耗的电路板材料和电缆的成本过高,我们通常会优先尝试相应的信号补偿技术,预加重(Pre-emphasis)和均衡就是高速数字电路中常用的两种信号补偿技术。
山东设备数字信号测试
建立时间和保持时间加起来的时间称为建立/保持时间窗口,是接收端对于信号保持在 同一个逻辑状态的**小的时间要求。数字信号的比特宽度如果窄于这个时间窗口就肯定无 法同时满足建立时间和保持时间的要求,所以接收端对于建立/保持时间窗口大小的要求实 际上决定了这个电路能够工作的比较高的数据速率。通常工 作速率高一些的芯片,很短的建 立时间、保持时间就可以保证电路可靠工作,而工作速率低一 些的芯片则会要求比较长的建 立时间和保持时间。 另外要注意的是, 一个数字电路能够可靠工作的比较高数据速率不仅取决于接收端对于 建立/保持时间的要求,输出端的上升时间过缓、输出幅度偏小、信号和时钟中有抖动、信...