河南DDR一致性测试价格优惠

DDR总线概览

从测试角度看，因为DQS和DQ都是三态信 号，在PCB走线上双向传输。在读操作时，DQS信号的边沿在时序上与DQ的信号边沿处对 齐，而在写操作时，DQS信号的边沿在时序上与DQ信号的中心处对齐，参考图7-132,这给 测试验证带来了巨大的挑战：把读信号与写信号分开是非常困难的！

址/命令总线是时钟的上升沿有效，其中，命令由/CS （片选）、/RAS、 /CAS、/WE （写使能）决定，比如读命令为LHLH,写命令为LHLL等。操作命令有很多， 主要是 NOP （空操作）、Active （）、Write> Read^ Precharge （Bank 关闭）、Auto Refresh 或Self Refresh （自动刷新或自刷新）等（详细内容请参考《Jedec规范JESD79）））。数据总 线由DQS的上升沿和下降沿判断数据DQ的0与1。

DDR总线PCB走线多，速度快，时序和操作命令复杂，很容易出现失效问题，为此我 们经常用示波器进行DDR总线的信号完整性测试和分析。通常的测试内容包括：时钟总线的 信号完整性测试分析；地址、命令总线的信号完整性测试分析；数据总线的信号完整性测试 分析。下面从这三个方面分别讨论DDR总线的信号完整性测试和分析技术。 DDR时钟总线的一致性测试。河南DDR一致性测试价格优惠

DDR内存的典型使用方式有两种： 一种是在嵌入式系统中直接使用DDR颗粒，另一 种是做成DIMM条(Dual In - line Memory Module,双列直插内存模块，主要用于服务器和 PC)或SO - DIMM(Small Outline DIMM,小尺寸双列直插内存，主要用于笔记本) 的形式插  在主板上使用。

在服务器领域，使用的内存条主要有UDIMM、RDIMM、LRDIMM等。UDIMM(UnbufferedDIMM,非缓冲双列直插内存)没有额外驱动电路，延时较小，但数据从CPU传到每个内存颗粒时，UDIMM需要保证CPU到每个内存颗粒之间的传输距离相等，设计难度较大，因此UDIMM在容量和频率上都较低，通常应用在性能/容量要求不高的场合。 河南DDR一致性测试价格优惠DDR2 3 4物理层一致性测试；

DDR地址、命令总线的一致性测试

DDR的地址、命令总线的信号完整性测试主要测试其波形和时序参数。地址总线An、 命令总线/RAS、/CAS、/WE、/CS需要测试的信号品质主要包括：Vmax （最大电压值）；Vmin （小电压值）；Overshoot （过冲）和Undershoot （下冲）的持续时间的大值；Slew Rate （斜率）；Ringback （回沟）等。还需要测试相对于时钟边沿的Setup Time （建立时间）和Hold Time （保持时间）。建立时间和保持时间的定义如图7.134所示，其中加为建立时间，如为 保持时间，针对DDR400,加和如为0.7ns。

为了针对复杂信号进行更有效的读/写信号分离，现代的示波器还提供了很多高级的信号 分离功能，在DDR测试中常用的有图形区域触发的方法和基于建立/保持时间的触发方法。

图形区域触发是指可以用屏幕上的特定区域(Zone)定义信号触发条件。用 区域触发功能对DDR的读/写信号分离的 一 个例子。用锁存信号DQS信号触发可以看到 两种明显不同的DQS波形， 一 种是读时序的DQS波形，另 一 种是写信号的DQS波形。打 开区域触发功能后，通过在屏幕上的不同区域画不同的方框，就可以把感兴趣区域的DQS 波形保留下来，与之对应的数据线DQ上的波形也就保留下来了。 DDR4存储器设计的信号完整性。

通常我们会以时钟为基准对数据信号叠加形成眼图，但这种简单的方法对于DDR信 号不太适用。DDR总线上信号的读、写和三态都混在一起，因此需要对信号进行分离后再进 行测量分析。传统上有以下几种方法用来进行读/写信号的分离，但都存在一定的缺点。

(1)根据读/写Preamble的宽度不同进行分离(针对DDR2信号)。Preamble是每个Burst的数据传输开始前，DQS信号从高阻态到发出有效的锁存边沿前的  一段准备时间，有些芯片的读时序和写时序的Preamble的宽度可能是不一样的，因此可以  用示波器的脉冲宽度触发功能进行分离。但由于JEDEC并没有严格规定写时序的  Preamble宽度的上限，因此如果芯片的读/写时序的Preamble的宽度接近则不能进行分  离。另外，对于DDR3来说，读时序的Preamble可能是正电平也可能是负电平；对于  DDR4来说，读/写时序的Preamble几乎一样，这都使得触发更加难以设置。 DDR原理及物理层一致性测试；河南DDR一致性测试价格优惠

DDR2 和 LPDDR2 电气一致性测试应用软件。河南DDR一致性测试价格优惠

DDR的信号仿真验证

由于DDR芯片都是采用BGA封装，密度很高，且分叉、反射非常严重，因此前期的仿 真是非常必要的。借助仿真软件中专门针对DDR的仿真模型库仿真出的通道损 耗以及信号波形。

仿真出信号波形以后，许多用户需要快速验证仿真出来的波形是否符合DDR相关规 范要求。这时，可以把软件仿真出的DDR的时域波形导入到示波器中的DDR测试软件中 ,并生成相应的一致性测试报告，这样可以保证仿真和测试分析方法的一致，并且 便于在仿真阶段就发现可能的信号违规 河南DDR一致性测试价格优惠