PCIe4.0的发射机质量测试发射机质量是保证链路能够可靠工作的先决条件,对于PCIe的发射机质量测试来说,主要是用宽带示波器捕获其发出的信号并验证其信号质量满足规范要求。按照目前规范中的要求,PCIe3.0的一致性测试需要至少12.5GHz带宽的示波器;而对于PCIe4.0来说,由于数据速率提高到了16Gbps,所以测试需要的示波器带宽应为25GHz或以上。如果要进行主板的测试,测试规范推荐Dual-Port(双口)的测试方式,即把被测的数据通道和参考时钟同时接入示波器,这样在进行抖动分析时就可以把一部分参考时钟中的抖动抵消掉,对于参考时钟Jitter的要求可以放松一些。pcie接口定义及知识解析;内蒙古PCI-E测试多端口矩阵测试
这么多的组合是不可能完全通过人工设置和调整 的,必须有一定的机制能够根据实际链路的损耗、串扰、反射差异以及温度和环境变化进行 自动的参数设置和调整,这就是链路均衡的动态协商。动态的链路协商在PCIe3.0规范中 就有定义,但早期的芯片并没有普遍采用;在PCIe4.0规范中,这个要求是强制的,而且很 多测试项目直接与链路协商功能相关,如果支持不好则无法通过一致性测试。图4.7是 PCIe的链路状态机,从设备上电开始,需要经过一系列过程才能进入L0的正常工作状态。 其中在Configuration阶段会进行简单的速率和位宽协商,而在Recovery阶段则会进行更 加复杂的发送端预加重和接收端均衡的调整和协商。江苏PCI-E测试方案PCI-e的软件编程接口;
PCle5.0接收端CILE均衡器的频率响应PCIe5.0的主板和插卡的测试方法与PCIe4.0也是类似,都需要通过CLB或者CBB的测试夹具把被测信号引出接入示波器进行发送信号质量测试,并通过误码仪的配合进行LinkEQ和接收端容限的测试。但是具体细节和要求上又有所区别,下面将从发送端和接收端测试方面分别进行描述。
PCIe5.0发送端信号质量及LinkEQ测试PCIe5.0的数据速率高达32Gbps,因此信号边沿更陡。对于PCIe5.0芯片的信号测试,协会建议的测试用的示波器带宽要高达50GHz。对于主板和插卡来说,由于测试点是在连接器的金手指处,信号经过PCB传输后边沿会变缓一些,所以信号质量测试规定的示波器带宽为33GHz。但是,在接收端容限测试中,由于需要用示波器对误码仪直接输出的比较快边沿的信号做幅度和预加重校准,所以校准用的示波器带宽还是会用到50GHz。
Cle4.0测试的CBB4和CLB4夹具无论是Preset还是信号质量的测试,都需要被测件工作在特定速率的某些Preset下,要通过测试夹具控制被测件切换到需要的设置状态。具体方法是:在被测件插入测试夹具并且上电以后,可以通过测试夹具上的切换开关控制DUT输出不同速率的一致性测试码型。在切换测试夹具上的Toggle开关时,正常的PCle4.0的被测件依次会输出2.5Gbps、5Gbps-3dB、5Gbps-6dB、8GbpsP0、8GbpsP1、8GbpsP2、8GbpsP3、8GbpsP4、8GbpsPCI-e体系的拓扑结构;
由于每对数据线和参考时钟都是差分的,所以主 板的测试需要同时占用4个示波器通道,也就是在进行PCIe4.0的主板测试时示波器能够 4个通道同时工作且达到25GHz带宽。而对于插卡的测试来说,只需要把差分的数据通道 引入示波器进行测试就可以了,示波器能够2个通道同时工作并达到25GHz带宽即可。 12展示了典型PCIe4.0的发射机信号质量测试环境。无论是对于发射机测试,还是对于后面要介绍到的接收机容限测试来说,在PCIe4.0 的TX端和RX端的测试中,都需要用到ISI板。ISI板上的Trace线有几十对,每相邻线对 间的插损相差0.5dB左右。由于测试中用户使用的电缆、连接器的插损都可能会不一致, 所以需要通过配合合适的ISI线对,使得ISI板上的Trace线加上测试电缆、测试夹具、转接 头等模拟出来的整个测试链路的插损满足测试要求。比如,对于插卡的测试来说,对应的主 板上的比较大链路损耗为20dB,所以ISI板上模拟的走线加上测试夹具、连接器、转接头、测 试电缆等的损耗应该为15dB(另外5dB的主板上芯片的封装损耗通过分析软件进行模拟)。 为了满足这个要求,比较好的方法是使用矢量网络分析仪(VNA)事先进行链路标定。PCI-e 3.0简介及信号和协议测试方法;内蒙古PCI-E测试多端口矩阵测试
PCI-E3.0的接收端测试中的Repeater起作用?内蒙古PCI-E测试多端口矩阵测试
在测试通道数方面,传统上PCIe的主板测试采用了双口(Dual-Port)测试方法,即需要 把被测的一条通道和参考时钟RefClk同时接入示波器测试。由于测试通道和RefClk都是 差分通道,所以在用电缆直接连接测试时需要用到4个示波器通道(虽然理论上也可以用2个 差分探头实现连接,但是由于会引入额外的噪声,所以直接电缆连接是常用的方法),这种 方法的优点是可以比较方便地计算数据通道相对于RefClk的抖动。但在PCIe5.0中,对于 主板的测试也采用了类似于插卡测试的单口(Single-Port)方法,即只把被测数据通道接入 示波器测试,这样信号质量测试中只需要占用2个示波器通道。图4.23分别是PCIe5.0主 板和插卡信号质量测试组网图,芯片封装和一部分PCB走线造成的损耗都是通过PCI-SIG内蒙古PCI-E测试多端口矩阵测试
在物理层方面,PCIe总线采用多对高速串行的差分信号进行双向高速传输,每对差分 线上的信号速率可以是第1代的2 . 5Gbps、第2代的5Gbps、第3代的8Gbps、第4代的 16Gbps、第5代的32Gbps,其典型连接方式有金手指连接、背板连接、芯片直接互连以及电 缆连接等。根据不同的总线带宽需求,其常用的连接位宽可以选择x1、x4、x8、x16等。如 果采用×16连接以及第5代的32Gbps速率,理论上可以支持约128GBps的双向总线带宽。 另外,2019年PCI-SIG宣布采用PAM-4技术,单Lane数据速率达到64Gbps的第6代标 准规范也在讨论过程中。列出了PCI...